1樓：匿名使用者
可以參bai考opencores的**，引數有辦法在整個
du工程內傳遞。 比如在zhi每個module前呼叫 引數文dao件 `include define.v ，內 或者容使用define 進行傳遞， 再或者defparam 。
方法有很多。
2樓：匿名使用者
不行。只是有可配不可配的區別。
parameter外部可配。
localparam外部不可配
有關verilog 模組裡的變數呼叫
3樓：
變數不能共用的吧，巨集定義可以的，變數只能被一個模組賦值，其他模組可以使用，要被其它檔案使用只能用埠輸出，其它檔案輸入
verilog中呼叫模組變數的型別
4樓：匿名使用者
例項化bai時用wire型別，
c3，c5只能用wire型別。du這是規zhi定你在test這個module裡面例項化fadd，意思就是dao用 線把fadd的幾個信專號連起來，這種「
屬線」的作用只是傳遞訊號高低，所以不用reg
verilog模組中各個變數的型別怎麼確定
5樓：匿名使用者
朋友,我來告訴你答案!這是我剛才搜到的、感覺說的挺不錯的：
整數、實數和時間暫存器型別
整數是一種通用的暫存器資料型別，用於對數量進行操作，使用integer進行宣告。
integercounter;//一般用途的變數用作計數器
initial
counter=-1;//把-1儲存到暫存器中
實數：實常量和實數暫存器資料型別使用關鍵字real來宣告，可以用十進位制或科學計數法來表示。實數宣告不能帶有範圍，其預設值為0.
如果將一個實數賦予一個整數，那麼實數將會被取為最接近的整數。
realdelta;//定義一個名為delta的實型變數
時間暫存器：**是按照**時間進行的，verilog使用一個特殊的時間暫存器資料型別來儲存**時間。時間變數通過使用關鍵字time來宣告，其寬度與具體實現無關，最小為64位。
通過呼叫系統函式$time可以取得當前的**時間。
陣列verilog中允許宣告reg、integer、time、real、realtime及其向量型別的陣列，對陣列的維數沒有限制，即可宣告任意維數的陣列。線網陣列也可用於連線例項的埠，陣列中的每個元素都可以作為一個標量或者向量，以同樣的方式來使用，形如。
integercount[0:7];//由八位計數變數組成的陣列
regbool[31:0];//由32個1位的布林暫存器變數組成的陣列
wire[7:0]w_array2[5:0];//宣告8位向量的陣列
注意：不要把陣列和線網或暫存器向量混淆起來。向量是一個單獨的元件，它的位寬是n，陣列由多個元件組成，其中每個元件的位寬為n或1.
儲存器verilog中使用暫存器一維陣列來表示儲存器。數字的每個元素成為一個元素或一個字（word），由一個陣列索引來指定。每個字的位寬為1位或者多位。
注意n個1位暫存器和一個n位暫存器是不同的。如果需要訪問儲存器中的一個特定的字，則可通過子的地址作為陣列的下標來完成。
regmem1bit[0:1023];//1k的1位儲存器
reg[7:0]membyte[0:1023];//1k的位元組（8位）儲存器membyte
membyet[511]//取出membyte中地址511所處的位元組
引數verilog使用關鍵字parameter在模組內定義常數。引數代表常數，不能像變數那樣賦值，但是每個模組例項的引數值可以在編譯階段被過載。通過引數過載使得使用者可以對模組例項進行定製。
除此之外還可以對引數的型別和範圍進行定義。
parameterport_id=5;//定義常數port_id為5
字串字串儲存在reg型別的變數中，每個字元佔用8位（一個位元組），因此暫存器變數的寬度應足夠大，以保證容納全部字元。如果暫存器變數的寬度大於字串的大小，則verilog用0來填充左邊的空餘位。如果暫存器變來那個的寬度小於字串的大小，則verilog截去字串最左邊的位。
線網線網（net）表示硬體單元之間的連線。線網一般使用關鍵字wire進行宣告。如果沒有顯式的說明為向量，則預設線網的位寬為1。
線網的預設值為z，（trireg型別線網例外，其預設值為x）。其值由驅動源確定，如果沒有驅動源則線網的值為z
net並不是一個關鍵字，它代表了一組資料型別，包括wire，wand，wor，tri，triand，trior以及trireg等。
暫存器暫存器用來表示儲存元件，它保持原有的數值，直到被改寫。注意：不要將這裡的暫存器和實際電路中由邊沿觸發器構成的硬體暫存器混淆。
在verilog中，術語register僅意味著一個保持數值的變數。與線網不同，暫存器不需要驅動源，而且也不像硬體暫存器那樣需要時鐘訊號。在**過程中的任意時刻，暫存器的值都可以通過賦值來改變。
暫存器的資料型別通過關鍵字reg來宣告，預設值為x。
向量線網和暫存器型別的資料均可宣告為向量（位寬大於1）。如果在宣告中沒有指定位寬，則預設為標量（1位）
wirea;//標量線網變數，預設
wire[7:0]bus;//8位的匯流排
regclock;//標量暫存器，預設
reg[0:40]virtual_addr;//向量暫存器，41位寬的虛擬地址
向量通過[high#:low#]進行說明，方括號中左邊的數總是代表向量的最高有效位。
向量域選擇
對於上面例子中宣告的向量，我們可以指定它的某一位或者若干個相鄰位。
望樓主採納~~
看一下verilog中模組例項化問題
很亂,感覺u1是個模組呼叫?不能這樣呼叫的,要放到always外面的。樓主對硬體語言還不是很理解,一兩句也說不清楚,不能將c語言的思維簡單照搬的。拋開 不看,首先模組的例化就有問題,你把它挪到always塊之外,試試再說 沒有你這種寫法。encyrpt u1 proclaimed in writin...
wifi模組是什麼意思wifi模組引數有哪些
wifi模組又名串列埠wi fi模組，屬於物聯網傳輸層，功能是將串列埠或ttl電平轉為符合wi fi無線網路通訊標準的嵌入式模組，內建無線網路協議ieee802.11b.g.n協議棧以及tcp ip協議棧。傳統的硬體裝置嵌入wi fi模組可以直接利用wi fi聯入網際網路，是實現無線智慧家居 m2m...
verilog中case使用問題
case變成ca 再加上default y 1 b0就可以解決此問題，使用方法。如下參考 1.首先，右鍵單擊專案並單擊newsource以建立一個新的 檔案。2.選擇使用者文件建立一個自定義文件文件，檔名和字尾隨意。3.建立完成後，切換到檔案面板底部，雙擊開啟檔案，根據自己喜歡的形式輸入資料。4.寫...