1樓：安泰測試
同傳統的頻率合成技術相比，dds技術具有以下優點– 可產生任意波
– dds技術具有極高的頻率解析度
– 極快的變頻速度
– 變頻相位連續
– 相位噪聲低
– 易於功能擴充套件和便於全數字化整合
– 容易實現對輸出訊號的多種調製
• dds技術也有一定的侷限性
– 抖動較大
– 雜散噪聲較大
– 受乃奎斯特率限制，任意波輸出頻率受限
2樓：匿名使用者
dds的基本工作原理
直接數字頻率合成是採用數字化技術，通過控制相位的變化速度，直接產生各種不同頻率訊號的一種頻率合成方法。dds的基本結構如圖1所示，它主要由相位累加器、正弦rom表、d/a轉換器和低通濾波器構成。
參考時鐘fr由一個穩定的晶體振盪器產生。相位累加器由n位加法器與n位相位暫存器級聯構成，類似於一個簡單的加法器。每來一個時鐘脈衝，加法器將頻率控制資料與相位暫存器輸出的累積相位資料相加，把相加後的結果送至相位暫存器的資料輸入端。
相位暫存器將加法器在上一個時鐘作用後所產生的新相位資料反饋到加法器的輸入端，以使加法器在下一個時鐘的作用下繼續與頻率控制資料相加。
這樣，相位累加器在參考時鐘的作用下，進行線性相位累加，當相位累加器累積滿量時就會產生一次溢位，完成一個週期性的動作，這個週期就是dds合成訊號的一個頻率週期，累加器的溢位頻率就是dds輸出的訊號頻率。
3樓：落地雪聲
直接數字頻率合成是採用數字化技術，通過控制相位的變化速度，直接產生各種不同頻率訊號的一種頻率合成方法。dds的基本結構如圖1所示，它主要由相位累加器、正弦rom表、d/a轉換器和低通濾波器構成。
參考時鐘fr由一個穩定的晶體振盪器產生。相位累加器由n位加法器與n位相位暫存器級聯構成，類似於一個簡單的加法器。每來一個時鐘脈衝，加法器將頻率控制資料與相位暫存器輸出的累積相位資料相加，把相加後的結果送至相位暫存器的資料輸入端。
相位暫存器將加法器在上一個時鐘作用後所產生的新相位資料反饋到加法器的輸入端，以使加法器在下一個時鐘的作用下繼續與頻率控制資料相加。這樣，相位累加器在參考時鐘的作用下，進行線性相位累加，當相位累加器累積滿量時就會產生一次溢位，完成一個週期性的動作，這個週期就是dds合成訊號的一個頻率週期，累加器的溢位頻率就是dds輸出的訊號頻率。
在參考時鐘fr的控制下，頻率控制字由累加器累加以得到相應的相位資料，把此資料作為取樣地址，來定址正弦rom表進行相位－幅度變換，即可在給定的時間上確定輸出的波形幅值。dac將數字量形式的波形幅值轉換成所要求合成頻率的模擬量形式訊號，低通濾波器用於濾除不需要的取樣分量，這樣即可得到由頻率控制字決定的連續變化的輸出正弦波。
dds的輸出頻率f0和參考時鐘fr、相位累加器長度n以及頻率控制字fsw的關係為： ; dds的頻率解析度為： ；由於dds的輸出最大頻率受奈奎斯特抽樣定理限制，所以dds 的最高輸出頻率為fr/2，但在實際設計的dds系統中，由於輸出濾波器的非理想性，一般輸出訊號的最大頻率只能達到參考時脈頻率fr的40%左右。
dds的原理
4樓：金客子
dds（direct digital synthesis）技術，中文稱為直接數字頻率合成技術，是用數字查表的方法來產生週期訊號，再經過高速dac將數字波形轉換為模擬波形輸出。相對於模擬技術，dds技術具有頻率穩定性好，頻率解析度高，頻率切換快等優點，並且只要更新波形資料表的內容，理論上可以生成任意波形的週期訊號。國內的很多任意波形發生器（我用的型號為sdg5000x的awg）很多都是使用的dds技術。
5樓：金鴻旺
什麼叫dds
直接數字式頻率合成器dds（direct digital synthesizer），實際上是一種分頻器：通過程式設計頻率控制字來分頻系統時鐘（system clock）以產生所需要的頻率。dds 有兩個突出的特點，一方面，dds工作在數字域，一旦更新頻率控制字，輸出的頻率就相應改變，其跳頻速率高；另一方面，由於頻率控制字的寬度寬（48bit 或者更高），頻率解析度高。
dds工作原理
error! reference source not found. 是dds 的內部結構圖，它主要分成3 部分：相位累加器，相位幅度轉換，數模轉換器（dac）。
圖 1，dds的結構
相位累加器
一個正弦波，雖然它的幅度不是線性的，但是它的相位卻是線性增加的。
dds 正是利用了這一特點來產生正弦訊號。如圖 2，根據dds 的頻率控制字的位數n，把360° 平均分成了2的n次等份。
圖2，相位累加器原理
假設系統時鐘為fc，輸出頻率為fout。每次轉動一個角度360°/2n， 則可以產生一個頻率為fc/2n 的正弦波的相位遞增量。那麼只要選擇恰當的頻率控制字m，使得 fout / fc= m / 2n,就可以得到所需要的輸出頻率fout，
fout = fc*m / 2n,相位幅度轉換通過相位累加器，我們已經得到了合成fout 頻率所對應的相位資訊，然後相位幅度轉換器把0°~360°的相位轉換成相應相位的幅度值。比如當dds 選擇為2v p-p 的輸出時，45°對應的幅度值為0.707v，這個數值以二進位制的形式被送入dac。
這個相位到幅度的轉換是通過查表完成的。
dac 輸出代表幅度的二進位制數字訊號被送入dac 中，並轉換成為模擬訊號輸出。注意dac 的位數並不影響輸出頻率的解析度。輸出頻率的解析度是由頻率控制字的位數決定的。
直接數字式頻率合成技術（dds）是一種先進的全數字頻率合成技術，它具有多種數字式調製能力（如相位調製、頻率調製、幅度調製以及i/q正交調製等），在通訊、導航、雷達、電子戰等領域獲得了廣泛的應用。在專案中光柵感測系統高頻並行解調演算法的fpga實現我們的光纖通訊模組用到dds。我們通過fpga 實現了dds的功能。
2023年，美國學者j.tierney等人撰寫的《a digital frequency
synthesizer》一文首次提出了以全數字技術，從相位概念出發直接合成所需波形的一種新的頻率合成原理。限於當時的技術和器件水平，它的效能指標尚不能與已有的技術相比，故未受到重視。近10年間，隨著微電子技術的迅速發展，直接數字頻率合成器（direct digital frequency synthesis簡稱dds或ddfs）得到了飛速的發展，它以有別於其它頻率合成方法的優越效能和特點成為現代頻率合成技術中的佼佼者。
具體體現在相對頻寬寬、頻率轉換時間短、頻率解析度高、輸出相位連續、可產生寬頻正交訊號及其他多種調製訊號、可程式設計和全數字化、控制靈活方便等方面，並具有極高的價效比。
dds基本原理及效能特點
dds的基本原理是利用取樣定理，通過查表法產生波形。dds的結構有很多種，其基本的電路原理如圖所示。
相位累加器由n位加法器與n位累加暫存器級聯構成。每來一個時鐘脈衝fs，加法器將頻率控制字k與累加暫存器輸出的累加相位資料相加，把相加後的結果送至累加暫存器的資料輸入端。累加暫存器將加法器在上一個時鐘脈衝作用後所產生的新相位資料反饋到加法器的輸入端，以使加法器在下一個時鐘脈衝的作用下繼續與頻率控制字k相加。
這樣，相位累加器在時鐘作用下，不斷對頻率控制字進行線性相位累加。由此可以看出，相位累加器在每一個時鐘脈衝輸入時，把頻率控制字累加一次，相位累加器輸出的資料就是合成訊號的相位，相位累加器的溢位頻率就是dds輸出的訊號頻率。
用相位累加器輸出的資料作為波形儲存器（rom）的相位取樣地址，這樣就可把儲存在波形儲存器內的波形抽樣值（二進位制編碼）經查詢表查出，完成相位到幅值轉換。波形儲存器的輸出送到d／a轉換器，d／a轉換器將數字量形式的波形幅值轉換成所要求合成頻率的模擬量形式訊號。低通濾波器用於濾除不需要的取樣分量，以便輸出頻譜純淨的正弦波訊號。
dds在相對頻寬、頻率轉換時間、高分辨力、相位連續性、正交輸出以及整合化等一系列效能指標方面遠遠超過了傳統頻率合成技術所能達到的水平，為系統提供了優於模擬訊號源的效能。
如何用fpga實現
相位累加暫存器是dds的核心，在我的設計中相位暫存器的字長為23位，之所以選擇23位是因為專案要求頻率步進可以達到1hz，我們basys板上有25mhz的晶振，我們將其三分頻為8.333mhz，我們相位暫存器字長23位則頻率步進最小值為f/2n =8.333*106 /223≈1hz( 當然根據專案實際需要我們今後會通過外接晶振及dcm配合使其=1 hz。
相位步進量字長為18位，最高輸出頻率為fmax =8.333*106 /223 *218 =260416 hz。
波形儲存器用spatan3e內部ram實現，通過core generator 生成rom，我們的設計中用rom存取256個點，這樣到頻率達到200khz時每個週期輸出可達到21個取樣點，若是存512個點那麼就能達到42個點，具體存多少個點根據後續要求，及晶片本身的內部資源決定。用pc機的vc編寫「正弦訊號查詢表」，將其寫入rom的初始化檔案。當然可以把其他任意週期性波形資料寫入rom,道理想同。
生成「正弦訊號查詢表」有以下步驟：首先，確定每週期取樣點數，這裡256個點，計算各取樣點的數值。歸一化，由於我們後續須將數字量通過dac輸出，所以計算所得數值的值域轉化為[0,1],以方便轉化為dac對應的數值，由於8位的dac的輸出值最高為255，所以須將得到的數值乘以255。
這裡設計的相位累加暫存器，可根據實際需要產生無限週期個波形或1024以內個週期波形（periodn為10位）增加了設計的功能。
程式說明
dds_rom是儲存波形的儲存器；
phaseregister是相位累加暫存器；
fredevider3是三分頻電路；
sch_top是dds晶片頂層檔案；
工程dds_version1是該設計的工程檔案；
資料夾sin_test是生成正弦訊號查詢表的原始檔。
測試在這個dds 的設計過程中我們在basys板上跑了程式，程式與這個在i/o 埠方面有少許差別，需將源程式i/o口作了一下修改clk為basys板上的50mhz，
dout為ld0到ld7,在實際應用中將其引致i/o口外接d/a即可產生變化的電壓值（波形），這裡通過led是為了看結果直觀。reset為sw7，reset為』1』時dds停止工作，並把相應暫存器置零，具體見**。sw6，sw5用於輸出波形週期選擇，為』00』時一直輸出波形，為』01』,』10』,』11』時分別輸出1，2，3個週期波形。
sw4到sw0為相位步進量（頻率控制字），對應於1hz到31hz。
如何擴充套件數字頻率計的頻率測量範圍
很明顯啊，在測量小於1hz頻率時，測量時間必須大於1s，比如10s，20s或者更長時間，這樣才能保證測量準確。既然你一次定時不能變，那就有程式控制累加多個的測量結果再計算頻率值。所以程式中使用自適應方法，首先測量一個，看得到的頻率值是否大於1，如果大於1即直接測量，如果頻率值為0，表示被測頻率小於1...
數字電橋測量電阻怎麼選擇頻率多少合適是不是越低越好
如果是常規電阻,變化頻率沒有太大的影響。越接近理想電阻,越沒有變化 數字電橋測量電容電感的時候,是與頻率成反比的,電容電感值越小,選擇頻率越高。沒有越低越好的說法。他實際工作的頻率,是測試的最佳頻率,是越低越好,高頻率是用來測電感和電容的.數字電橋測試電阻,電感和電容時,不同的電感量和電容值的大小所...
什麼是諧振頻率,簡答什麼是電路諧振,諧振頻率如何確定
這是無線電通訊中的基礎知識,電臺的發射頻率與接收器調諧在同一頻率上,兩者之間就產生諧振,同時將這個諧振訊號放大數十倍我們就可聽到了,沒有產生諧振的電訊號我們聽不到,這就是一般收音機的調諧選臺原理.每個系統都有一個固有的諧振頻率,如振盪電路 擺表 行駛的汽車,甚至地球 星系等。這是系統自身決定的。簡答...