1樓：匿名使用者
不能bai這麼說。
因為，簡單du的方案有可能存在競爭冒zhi險現象，因此效dao果不好。在回有的組合邏輯電路中答需要通過增加沉冗項來達到減少或消除競爭冒險現象的目的。
因此，最簡單的方案不一定是最佳設計方案。
希望這能給你寫幫助！
2樓：匿名使用者
不一定哦，所謂最簡是指操作簡易，可能會導致較大誤差，最佳也許要簡易，也許會要求結果精確
在設計組合邏輯電路時為什麼要進行邏輯化簡，化簡的依
3樓：
開始設計邏輯時，是按照功能需求來考慮的，因此當時應該考慮功能齊全，滿足使用者要求。但是功能設計完成後，需要考慮的是如何最簡單的實現這些功能，以及如何最快的完成這些功能。這是就要對功能設計完成的邏輯進行化簡，實際上所謂化簡，應該是一個優化過程。
就是不改變所能夠實現的功能，而使用的元器件最少，路徑最短，時間最快，費用最省。化簡的依據，或者說方法就是布林代數的運算。
什麼是組合邏輯電路
4樓：喵喵喵啊
組合邏輯電路在邏輯功能上的特點是任意時刻的輸出僅僅取決於該時刻的輸入，與電路原版來的狀態無關。
權數位電路根據邏輯功能的不同特點，可以分成兩大類，一類叫組合邏輯電路（簡稱組合電路），另一類叫做時序邏輯電路（簡稱時序電路）。
時序邏輯電路在邏輯功能上的特點是任意時刻的輸出不僅取決於當時的輸入訊號，而且還取決於電路原來的狀態，或者說，還與以前的輸入有關。
擴充套件資料
在asic設計和pld設計中組合邏輯電路設計的最簡化是很重要的，在設計時常要求用最少的邏輯閘或導線實現。在asic設計和pld設計中需要處理大量的約束項，值為1或0的項卻是有限的，提出組合邏輯電路設計的一種新方法。
與邏輯表示只有在決定事物結果的全部條件具備時，結果才發生。輸出變數為1的某個組合的所有因子的與表示輸出變數為1的這個組合出現、所有輸出變數為0的組合均不出現，因而可以表示輸出變數為1的這個組合。
組合邏輯電路的分析分以下幾個步驟：
1、有給定的邏輯電路圖，寫出輸出端的邏輯表示式；
2、列出真值表；
3、通過真值表概括出邏輯功能，看原電路是不是最理想，若不是，則對其進行改進。
5樓：sorry楊亞威
數位電路根據邏輯功能的不同特點，可以分成兩大類，一專類叫組合屬邏輯電路（簡稱組合電路），另一類叫做時序邏輯電路（簡稱時序電路）。組合邏輯電路在邏輯功能上的特點是任意時刻的輸出僅僅取決於該時刻的輸入，與電路原來的狀態無關。而時序邏輯電路在邏輯功能上的特點是任意時刻的輸出不僅取決於當時的輸入訊號，而且還取決於電路原來的狀態，或者說，還與以前的輸入有關。
6樓：100度男孩
數位電路bai根據邏輯功能的du不同特點，可以分成zhi兩大類，一類叫組合邏輯電路dao
（簡稱組專合電路），另一屬類叫做時序邏輯電路（簡稱時序電路）。組合邏輯電路在邏輯功能上的特點是任意時刻的輸出僅僅取決於該時刻的輸入，與電路原來的狀態無關。而時序邏輯電路在邏輯功能上的特點是任意時刻的輸出不僅取決於當時的輸入訊號，而且還取決於電路原來的狀態，或者說，還與以前的輸入有關。
組合邏輯電路是指在任何時刻，輸出狀態只決定於同一時刻各輸入狀態的組合，而與電路以前狀態無關，而與其他時間的狀態無關。 組合邏輯電路有半加器和全加器，編碼器和譯碼器，資料選擇器等。
「數字邏輯」電路設計題，設計組合邏輯電路
採用這個晶片就可以了 第二題看不明白，輸入 000 顯示 a 輸入001 顯示 b 數碼管管腳？輸入bai 輸出du a2 b2 a1 b1 za2 b2 x 0a2b1 0 a2 b2 a1 zhib1 1 daoz 0 a2 b2 a2 b2 a1 b1 z 1 a2 設計一個組合邏輯電路 5 ...
怎樣設計組合邏輯電路怎樣設計組合邏輯電路
組合邏輯電路的設計與分析過程相反，其步驟大致如下 1 根據對電路邏輯功能的要求，列出真值表 2 由真值表寫出邏輯表示式 3 簡化和變換邏輯表示式，從而畫出邏輯圖。組合邏輯電路的設計，通常以電路簡單，所用器件最少為目標。在前面所介紹的用代數法和卡諾圖法來化簡邏輯函式，就是為了獲得最簡的形式，以便能用最...
數字邏輯的課程設計，關於組合邏輯電路的
用這個2個小時計一次數，在8 12 14 12 19 22選通資料選擇器執行相應功能 只能是個思路了 一樓答的很辛苦了。可以給分。數字邏輯 電路設計題，設計一個組合邏輯電路 採用這個晶片就可以了 第二題看不明白，輸入 000 顯示 a 輸入001 顯示 b 數碼管管腳？輸入bai 輸出du a2 b...