1樓：匿名使用者
ttl雙列直插的，面對型號打字，有半圓缺口在上，則左面是1腳，右面是最大腳，如14，16，20等。
更小封裝貼片的的，如so，ssop等，在1腳附近有個小圓點或三角。
或者，將有倒角的一側（另一側無倒角）放左面，則左上第一位置是1腳。
絕大部分ttl左側最下角為vss，通常接地，右側最上角為vcc，通常接5v或其他正電壓。
當接反時，正好旋轉，地和電源對調。通常電路電流會增大很多，可能上升百餘毫安。接反的晶片有發熱，但若及時斷電，絕大部分晶片都不會損壞（質量不好或運氣不好的也會壞的呃），調正過來還可用。
有時多個晶片都並接在電源和地之間，不知哪個接反，甚至可用手觸控哪個熱來確定，你的手得是細皮嫩肉的那種，皮糙肉厚的沒反應（慎用啊, 慎用!）。
在新電路開始除錯時，若擔心接反，可將電源限流調至比較低，一旦電流不正常，電源會限流降壓，保護很大電流直接損壞晶片。
2樓：匿名使用者
ttl積體電路的晶片表面有半圓形缺口的是正方向！
3樓：匿名使用者
面對整合塊，缺口或色·點朝上。左邊最上第一腳為1 腳。逆時針分別為 2.3.4.5.。。
如何從器件的代號上讀出是ttl還是cmos的？（如lm358p）
4樓：
邏輯電路能，其它積體電路不行，都是各廠家自己命名的。
區分ttl型積體電路積體電路和cmos型積體電路可從三個方面加以區分:
1)從型號上區分:根據國內、外積體電路積體電路的命名方法，型號上標有cc4069、cd4011、hd14069等型號的為cmos積體電路，型號上標有ct033、74xx的為ttl型積體電路。
2)從電源電源
電壓上區分:cmos積體電路的電源電壓為3-18v，ttl型積體電路的電源電壓為5v±o.5v。
比如555系列的時基積體電路，有ttl型的也有cmos型的，此時只要給積體電路加上3v電源電壓，能正常工作的是cmos積體電路，不能正常工作的是ttl型的積體電路。
3)從輸出、輸入端的動態範圍區分:cmos型的積體電路輸出端為高電平時，接近電源電壓的數值，輸出端為低電平時接近ov，動態範圍基本上是電源電壓的數值。而ttl型積體電路輸出端高電平時為3.
6v，低電平時為0.1v左右，動態範圍為3.5v。
5樓：俱懷逸興壯思飛欲上青天攬明月
從代號上區分ttl和cmos的方法：
型號上標有cc4069、cd4011、hd14069等型號的為cmos積體電路，型號上標有ct033、74xx的為ttl型積體電路。 除此之外還有很多型號，沒有系統的規律，都是不同廠家的代號。
cmos是指製造大規模積體電路晶片用的一種技術或用這種技術製造出來的晶片，是電腦主機板上的一塊可讀寫的ram晶片。因為可讀寫的特性，所以在電腦主機板上用來儲存bios設定完電腦硬體引數後的資料，這個晶片僅僅是用來存放資料的。
和ttl積體電路相比，cmos積體電路的主要優點是什麼？
6樓：匿名使用者
ttl積體電路使用ttl管，也就是pn結。功耗較大，驅動能力強，一般工作電壓+5v
cmos積體電路使用mos管，功耗小，工作電壓範圍很大，一般速度也低，但是技術在改進，這已經不是問題。
就ttl與cmos電平來講，前者屬於雙極型數字積體電路，其輸入端與輸出端均為三極體，因此它的閥值電壓是<0.2v為輸出低電平；>3.4v為輸出高電平。
而cmos電平就不同了，他的閥值電壓比ttl電平大很多。而串列埠的傳輸電壓都是以coms電壓傳輸的。
1，ttl電平：
輸出高電平》2.4v,輸出低電平<0.4v。在室溫下，一般輸出高電平是3.5v，輸出低電平
是0.2v。最小輸入高電平和低電平：輸入高電平》=2.0v，輸入低電平<=0.8v，噪聲容限是
0.4v。
2，cmos電平：
1邏輯電平電壓接近於電源電壓，0邏輯電平接近於0v。而且具有很寬的噪聲容限。
3，電平轉換電路：
因為ttl和coms的高低電平的值不一樣（ttl 5v<＝＝>cmos 3.3v），所以互相連線時需
要電平的轉換：就是用兩個電阻對電平分壓，沒有什麼高深的東西。哈哈
4，oc門，即集電極開路閘電路，od門，即漏極開路閘電路，必須外界上拉電阻和電源才能
將開關電平作為高低電平用。否則它一般只作為開關大電壓和大電流負載，所以又叫做驅
動閘電路。
5，ttl和coms電路比較：
1）ttl電路是電流控制器件，而coms電路是電壓控制器件。
2）ttl電路的速度快，傳輸延遲時間短(5-10ns)，但是功耗大。
coms電路的速度慢，傳輸延遲時間長(25-50ns),但功耗低。
coms電路本身的功耗與輸入訊號的脈衝頻率有關，頻率越高，晶片集越熱，這是正常現象。
7樓：匿名使用者
cmos積體電路比ttl積體電路應用得更廣泛的主要原因是：( d )
a．**便宜 b．開關速度快
c．輸出電流大、帶負載能力強 d．功耗小、整合度高
ttl積體電路電源電壓的範圍是什麼？？
8樓：匿名使用者
標準ttl電路電源電壓範圍:
5v+/-(0.25-0.5v)
輸入電平
u ih=2v,u il=0.8v
輸出電平
u oh=2.7v,u ol=0.4v
輸入電流
i ih=40ua,i il=1600ua輸出電流
i oh=0.4ma,i ol=16ma
9樓：
+5v，(偏差:正,負0.25v)
cmos積體電路與ttl積體電路有什麼區別？
10樓：
ttl積體電路使用ttl管，也就是pn結。功耗較大，驅動能力強，一般工作電壓+5v
cmos積體電路使用mos管，功耗小，工作電壓範圍很大，一般速度也低，但是技術在改進，這已經不是問題。
兩種電路混用時要注意電平匹配，上拉電阻，驅動能力。。。
請問，如果在一個大型的電路中，有cmos電路和ttl電路，必須注意哪些要求？？？
11樓：匿名使用者
ttl:transistor-transistor logic,即邏輯閘電路
cmos:complementary metal oxide semiconductor指互補金屬氧化物(pmos管和nmos管)共同構成的互補型mos積體電路肯定可以互連，都可以用於數字積體電路。使用cmos積體電路需注意的幾個問題 積體電路按電晶體的性質分為ttl和cmos兩大類，ttl以速度見長，cmos以功耗低而著稱，其中cmos電路以其優良的特性成為目前應用最廣泛的積體電路。
在電子製作中使用cmos積體電路時，除了認真閱讀產品說明或有關資料，瞭解其引腳分佈及極限引數外，還應注意以下幾個問題： 1、電源問題 （1） cmos積體電路的工作電壓一般在3－18v，但當應用電路中有閘電路的模擬應用（如脈衝振盪、線性放大）時，最低電壓則不應低於4．5v。由於cmos積體電路工作電壓寬，故使用不穩壓的電源電路cmos積體電路也可以正常工作，但是工作在不同電源電壓的器件，其輸出阻抗、工作速度和功耗是不相同的，在使用中一定要注意。
（2）cmos積體電路的電源電壓必須在規定範圍內，不能超壓，也不能反接。因為在製造過程中，自然形成許多寄生二極體，如圖1所示為反相器電路，在正常電壓下，這些二極體皆處於反偏，對邏輯功能無影響，但是由於這些寄生二極體的存在，一旦電源電壓過高或電壓極性接反，就會使電路產生損壞。 2、驅動能力問題 cmos電路的驅動能力的提高，除選用驅動能力較強的緩衝器來完成之外，還可將同一個晶片幾個同類電路並聯起來提高，這時驅動能力提高到n倍（n為並聯門的數量）。
如圖2所示。 3、輸入端的問題 （1）多餘輸入端的處理。cmos電路的輸入端不允許懸空，因為懸空會使電位不定，破壞正常的邏輯關係。
另外，懸空時輸入阻抗高，易受外界噪聲干擾，使電路產生誤動作，而且也極易造成柵極感應靜電而擊穿。所以「與」門，「與非」門的多餘輸入端要接高電平，「或」門和「或非」門的多餘輸入端要接低電平。若電路的工作速度不高，功耗也不需特別考慮時，則可以將多餘輸入端與使用端並聯。
（2）輸入端接長導線時的保護。在應用中有時輸入端需要接長的導線，而長輸入線必然有較大的分佈電容和分佈電感，易形成lc振盪，特別當輸入端一旦發生負電壓，極易破壞cmos中的保護二極體。其保護辦法為在輸入端處接一個電阻，如圖3所示， r＝vdd／1ma。
（3）輸入端的靜電防護。雖然各種cmos輸入端有抗靜電的保護措施，但仍需小心對待，在儲存和運輸中最好用金屬容器或者導電材料包裝，不要放在易產生靜電高壓的化工材料或化纖織物中。組裝、除錯時，工具、儀表、工作臺等均應良好接地。
要防止操作人員的靜電干擾造成的損壞，如不宜穿尼龍、化纖衣服，手或工具在接觸整合塊前最好先接一下地。對器件引線矯直彎曲或人工焊接時，使用的裝置必須良好接地。 （4） 輸入訊號的上升和下降時間不易過長，否則一方面容易造成虛假觸發而導致器件失去正常功能，另一方面還會造成大的損耗。
對於74hc系列限於0．5us以內。若不滿足此要求，需用施密特觸發器件進行輸入整形，整形電路如圖4所示。 （5）cmos電路具有很高的輸入阻抗，致使器件易受外界干擾、衝擊和靜電擊穿，所以為了保護cmos管的氧化層不被擊穿，一般在其內部輸入端接有二極體保護電路，如圖5所示。
其中r約為1．5－2．5kω。輸入保護網路的引入使器件的輸入阻抗有一定下降，但仍在108ω以上。這樣也給電路的應用帶來了一些限制：
（a）輸入電路的過流保護。cmos電路輸入端的保護二極體，其導通時電流容限一般為1ma
12樓：匿名使用者
簡單阿必須注意並連時不能倒火好多時間多的話給你上上課
13樓：匿名使用者
我記得是不能串聯，不能共用一個解壓器。
為什麼ttl，coms數字邏輯積體電路i/o常為負邏輯
14樓：
用二極體組成的簡單邏輯電路都是正邏輯，例如雙輸入與門當兩個輸入a與b都為高電位時輸出a and b也是高電位，但這種二極體閘電路負載能力低，不能拖動多個電路，為此可在輸出端叫電晶體，構成dtl、ttl邏輯電路，以增加驅動能力，但所接電晶體有反向作用，所以dtl，ttl的輸出自然都成為負邏輯。
你要ttl成為正邏輯也很容易，只要在電晶體後再接一個電晶體反向一下就行了。但作為邏輯電路，一律加上這個電晶體作為反向就不合理了，畢竟需要負電位輸出的概率和需要正電位輸出的概率是一樣多的。而且，利用負邏輯構成的「與非」門有很好的特點，利用它可以方便地構成任意的邏電路，而利用「與」門就做不到這一點。
至於計算機串列埠com0，com1為什麼用負邏輯，就沒有什麼道理可講了。或許也是因為器件能夠節省一些吧。
積體電路技術現狀，積體電路專業前景如何？
積體電路是換代節奏快 技術含量高的產品。從當今國際市場格局來看，積體電路企業之間在智慧財產權主導權上鬥爭激烈，重要積體電路產品全球產業組織呈現出跨國公司壟斷的特徵，積體電路跨國公司銷售 製造 研發布局朝全球化方向發展。作為仍在持續增長的全球第一大積體電路市場，我國積體電路自給能力低下，缺芯之痛 亟待解...
怎麼很好的理解積體電路,如何理解積體電路的優點
很好的理解積體電路要有兩種層次 1 應用型層次,熟知積體電路的功能 對外引腳功能 使用條件 基本應用電路。2 研發型層次,知道積體電路內部組成 對外擴充套件使用功能的線路設計。如何理解積體電路的優點 積體電路 應用電路圖具有下列一些功能 1 它表達了積體電路各引腳外電路結構 元器件引數等,從而表示了...
CMOS和TTL整合閘電路多餘輸入端如何處理
輸入接高或者接地,一般要求輸出不能為高電平 與門,接高電平 電源正極 或門,接低電平 接地 ttl與非閘電路多餘輸入端的處理方法 對於ttl 與非門,只要電路輸入端有低電平輸入,輸出就為高電平,只有輸入端全部為高電平時,輸出才為低電平。根據其邏輯功能.當某輸入端外接高電平時耐其邏輯功能無影響,根據這...