1樓：匿名使用者
檢查覆銅是否分配了網路。檢查你這些管腳是否分配了網路。
如果可能，將覆銅屬性頁貼出來。
altium designer 有些覆銅區域是這樣（如圖），明明可以完整的啊，為什麼會缺了一塊？如何設定？
2樓：匿名使用者
樓主你好，在pcb中有些區域是沒有網路的，在這些區域沒有必要覆銅，所以板子上有很多區域都不能覆銅，沒影響，如果你想整個板子都覆銅的話，你可以在覆銅的時候把「死銅移除」選項的鉤去掉就可以了。
3樓：匿名使用者
覆銅時，將remove necks when coper width less than項引數改小一些
4樓：匿名使用者
你這個紅色和藍色各代表什麼 這種現象我也遇到過 手動改一下就可以了
5樓：匿名使用者
你用的是線狀覆銅吧？不是soild吧。
如何在altium designer 覆銅後,在覆銅上增加密密的過孔
6樓：匿名使用者
使用快捷鍵 p v 放置過孔，然後給過孔新增上你的覆銅的網路，然後把這個過孔移動到你的覆銅上即可。切記一定要先給你的過孔新增覆銅的網路，然後再移動到覆銅上，否則你放過去後，覆銅會避開你的過孔的，如果要放大量的過孔就複製一下過孔然後貼上、貼上、直到夠用為止，然後使用選擇工具給他們統一新增上你的覆銅網路，然後移動到覆銅上即可
7樓：藏北容簫吟
先把覆銅隱藏，快捷鍵l，然後自己找到
隱藏/顯示
那一欄，把多邊形選擇隱藏，確定後，覆銅就隱藏了，然後自己在沒有走線的地方放上過孔，如果有覆銅的地方，過孔自動會有gnd的標號
altium designer pcb覆銅之後都是這樣的，誰知道是為什麼？
8樓：匿名使用者
那是因為在覆銅的時候選擇的屬性原因：如圖
選擇覆銅工具後hatched（tracks/arcs）屬性覆銅就會網型；
選擇solid（copper regions）就會填充好，如圖：
9樓：匿名使用者
因為你的覆銅網格寬度（預設是8mil）比你佈線的最小寬度（預設是10mil）小
10樓：匿名使用者
net 選擇gnd. 就是覆銅的連線訊號為gnd標識。
altium 禁止覆銅區域如何設定有什麼好的辦法解決
11樓：正版兔子
工具-放置-多邊形填充挖空-如果是中間兩層都需要去掉，就需要在不同的層挖2次，拷貝就可以，然後選擇你要挖去的層就可以了。
12樓：冷寂人生
最簡單的一種方法，呼叫place-->polygon pour cutout，放在mid-layer2層，然後再雙擊這一層的敷銅，就可以把這個區域的敷銅避空了。
13樓：匿名使用者
很簡單用線條在這個層畫一個框就可以了
14樓：水瓶黑俠
中間兩層是負片層，就是說有線的地方就沒銅，place-fill放置一個矩形框，把你這個範圍蓋住就行了
15樓：匿名使用者
樓主沒有設定刪除死銅，怎麼圈都有銅箔殘留。
懂PCB設計用過Altium Designer的進來，十
層次電路圖靠圖紙符號 sheet symbol 連線各張電路圖，而訊號的連線靠圖紙入口 sheet entry 與埠 port 你在總圖中畫的子圖a和b就是圖紙符號 sheet symbol 你連線子圖a和b的clk的是圖紙入口 sheet entry 這沒錯，錯在你在a和b子圖中，沒有用埠 por...
求高人指導
因為在現實生活裡你對你女朋友有所不滿 但是你沒有直接表達過 一直放在心裡 那個你夢裡的女孩可以說是一種完美的象徵 你不是還想著要和她如何如何 而是你希望你的女朋友可以變更完美一點 變的更符合你理想中的情人如此而已 建議如下 和你的女朋友好好談談 比如你對她 不是特別滿意的不過吶 不能太直接 要在她心...
知道晶片的型號在altiumdesigner中如何快速找到
ad中的元器件是按 商進行分類的，查詢晶片用ad的search 更改設計規則，將 place 大類下面的 component clearance 規則關閉，這樣軟體就不會將器件重疊視為違規了。如果只想對晶片底座如此操作，則可以修改 component clearance 規則，將晶片底座封裝新增為例...