1樓：
1、型別不同
wire型資料常用來表示以assign關鍵字指定的組合邏輯訊號，模組的輸入輸出埠型別都預設為wire型，預設初始值是z。
reg型表示的暫存器型別，always模組內被賦值的訊號，必須定義為reg型，代表觸發器，預設初始值是x。
2、資料不同
reg型資料保持最後一次的賦值。
wire型資料需要持續的驅動。
3、應用不同
wire用在連續賦值語句assign中。
reg用於always過程賦值語句中。
2樓：抗新覺宮濤
wire
//構件之間的物理連線
wire
//構件之間的物理連線
reg//虛擬的資料儲存單元
module
fadd(a,b,cin,sum,cout)input
a,b,cin;
output
sum,cout;
......
endmodule
module
test;
......
faddm(c1,c2,c3,c4,c5)......
endmodule
3樓：匿名使用者
過程語句中使用reg型變數，連續賦值語句中使用wire型變數。希望可以幫到你！
Verilog模組中引數型變數可以再整個程式中使用嗎
可以參bai考opencores的 引數有辦法在整個 du工程內傳遞。比如在zhi每個module前呼叫 引數文dao件 include define.v 內 或者容使用define 進行傳遞，再或者defparam 方法有很多。不行。只是有可配不可配的區別。parameter外部可配。localp...
離散型隨機變數方差怎麼求
d x e 1 e x 2 ex 2 2 1 式是方差的離差表示，如果不懂，可以記憶 2 式 2 式表示 方差 x 2的期望 x的期望的平方。x和x 2都是隨機變數，針對於某次隨機變數的取值，例如 隨機變數x服從 0 1 取0概率為q，取1概率為p，p q 1 則 對於隨即變數x的期望 e x 0 ...
若變數已經正確定義float型要通過輸入語句
輸入資料抄要同輸入語句定義襲的輸入格式配套。scanf f f f a,b,c 預設格式bai 是輸入3個數，數du與數之間 zhi用空白分隔 11.0 22.0 33.0 對的dao 11.0,22.0,33.0 錯的 它等同 scanf f f f a,b,c 如果是下面格式 scanf f,f...